-SD11 数字体系尝试平台
一、体系组成
1、电源： 交换AC写入：220V±10% 、50Hz
牢固直线DC输：出5V/2A、±12V/0.5A ；
2、手动单脉冲电子回路2组：每组可同时输入正负两个脉冲，脉冲幅值为TTL电平。
3、持续脉冲源：0～100KHz。
4、牢固频次脉冲源4路，输入为TTL电平：1Hz、8Hz、32Hz、1KHz；
5、时序脉冲产生电子回路及启停节制电子回路。可产生四路脉冲旌旗灯号，脉冲周期与写入的时钟旌旗灯号不异，四个脉冲之间顺次相差1个写入时钟周期。
6、10位逻辑电平写入开关：可写入低电平‘0’、高电平‘1’（为正逻辑）。
7、10位逻辑电平唆使灯：唆使灯亮表现高电平‘1’，唆使灯灭表现低电平‘0’。
8、数码管显现：四位由七段LED数码管组成的BCD码译码显现电子回路，及1位七段LED数码管。供数字钟、日历等尝试显现用。
9、扬声器及驱动电子回路。可用作时钟报时、报警及音乐吹奏的发声装配。
10、可变电位器3只，阻值别离22K，50K，100K。
11、BCD拔码开关2组
12、逻辑笔
13、根本门电子回路尝试区：操纵面板上画有电子回路道理图。
（1）JK触发器4组 （2）D触发器4组 （3）与门4组
（4）或门4组 （5）与非门4组 （6）异或门4组
（7）四写入与非门2组 （8）非门6组 （9）NE555电子回路1组
14、开放尝试区，用来拓展尝试、课程设想利用。
（1）20芯圆孔插头座只，16芯圆孔插头座2只，14芯圆孔插头座2只，8芯圆孔插头座1只
（2）分立元件接插区，可接插电阻、电容、稳压管、二极管、三极管等元件，方便拓展。
15、EDA尝试单位，利用大容量（KV）的Altera FPGA芯片EP5CSEMA5作为焦点板。
16、EP5CSEMA5焦点板资本：
（1） FPGA焦点器件：Cyclone V SoC 5CSEMA5F31C6 Device，85K可编程逻辑资本LEs, 内嵌4450K个存储器模子块，6 个高功效分数分频Fractional PLLs, 2个硬核外部存储节制器；
（2）撑持64MB (32Mx16)SDRAM节制器；
（3）撑持多端口1GB (2x256Mx16)DDR3 SDRAM节制器（多达533 MHZ的DDR3 、包含ECC撑持）；
（4）基于ARM的硬核措置清算器体系(HPS)：内置800 MHz, 双核ARMCortex™-A9 MPCore™ 措置清算器；512-KB同享L2高速缓存；64 KB的Scratch片内RAM；
（5）嵌入式USB-Blaster II (JTAG)装备电子回路和电缆（通用B型USB毗连口）；撑持EPCS128闪存(PFL)装备；
（6）两个 USB 2.0 Host 毗连口；一个USB转UART 毗连口；撑持10/100/1000 千兆以太网毗连口；带有PS/2 鼠标/键盘毗连口；带有IR 收发器
（7）装备装备两个40-pin拓展毗连口；一个10-pin ADC写入；一个 LTC 链接器(撑持(SPI) 主控器,I2C 和谈传输和通用IOpin )；4 个用户自界说按钮 (FPGA x4)；10 个用户自界说开关(FPGA x10)；11 用户自界说LEDs (FPGA x10 ; HPS x 1)；2个硬核措置清算器体系按钮；6个七段数码管；
（8）24-bit VGA显现输入；
（9）音频局部：撑持24-bit 音频编码，带有line in、out、microphone写入毗连口；
（10）硬核措置清算器体系带有三轴加速速率度传感器
（11）12V DC写入
二、尝试名目
（一）数字电子回路尝试
1、门电子回路的逻辑功效及丈量尝试尝试
2、连系逻辑电子回路（半加器、全加器及逻辑运算）尝试
3、触发器尝试（一） R-S、D、JK
4、触发器尝试（二） 三态输入触发器、锁存器
5、时序电子回路丈量尝试与研讨
6、包含计数器及寄放器尝试
7、译码器和数值选用器尝试
8、动摇线产生器及单稳态触发器尝试
9、555时基电子回路尝试
可选做以下尝试
10、晶体管开关特征、限幅器与钳位器尝试
11、TTL门电子回路功效数值丈量尝试尝试
12、CMOS门电子回路丈量尝试尝试
13、A/D、D/A变更电子回路尝试
14、时序电子回路利用尝试
15、四路优先讯断电子回路尝试
16、智力竟赛抢答器尝试
17、电子秒表尝试
18、3位半直线DC数字电压（V）表尝试
19、数字频次计尝试
20、拔河游戏机尝试
21、随机存储器及其利用尝试
22、8路抢答器电子回路设想尝试
23、数字钟电子回路的设想尝试
24、交通灯节制逻辑电子回路设想尝试
25、汽车尾灯节制电子回路
26、篮球比赛30S计时器
（二）EDA器件研发设想尝试
1、 单位电子回路设想尝试：
尝试1.1 连系逻辑3-8译码器的设想
尝试1.2 半加器
尝试1.3 全加器
尝试1.4 全减器
尝试1.5 4位向量加法/减法器
尝试1.6 向量乘法器
尝试1.7 数值对照器
尝试1.8 多路数值选用器
尝试1.9 编码器
尝试1.10 译码器
尝试1.11 二进制码变更成BCD码
尝试1.12 BCD码变更成二进制码
尝试1.13 BCD码变更成格雷码
尝试1.14 连系逻辑电子回路的设想
尝试1.15 简洁状况机
尝试1.16 串入/并出移位寄放器
尝试1.17 并入/串出移位寄放器
尝试1.18 多功效寄放器
尝试1.19 单脉冲产生器
尝试1.20 节奏脉冲产生器
尝试1.21 奇偶查验
尝试1.22 计数器
尝试1.23 7段数码管显现
尝试1.24 数字钟
尝试1.25 秒表设想尝试
尝试1.26 VGA毗连口驱动尝试
2、 Nios软核尝试： 　
尝试2.1 Nios软核的设想
尝试2.2 外设模子块的设想
尝试2.3 Qsys利用体系的天生
尝试2.4 Nios II软核查验和Nios II IDE体系的简介
尝试2.5 Qsys体系的PIO查验
尝试2.6 7段数码管显现尝试
尝试2.7 按键及拨码开关尝试
尝试2.8 LTC2308 AD变更尝试
尝试2.9 基于QSYS的uC/OS-II实操体系利用尝试
三、尝试室装备计划
尝试室每人每套装备计划(二报酬一组，一组用一张尝试桌)
1、-SD11 必配 1台。
2、示波器 自配 1/2台。
3、万用表 自配 1只。
4、尝试桌 自配 1/2张。
5、尝试椅 自配 1 张。